



ISD1110、1420 语音录放电路

一、管脚排列图



二、应用线路图



注： ISD1110 的 /PLAYL、/PLAYE、/REC、A7 和 A6 内部有上拉电阻，A5 ~ A0 内部有下拉电阻。因此 R6、R7 和 R8 不用接；不分段的话，地址也不必接地。按键和 A7、A6 接地会产生 100 微安的电流。

三、工作模式

1、单段录放音模式：

单段录放音时，需全部地址线接地，按住 REC 键录音，放开或录满时自动停止，录音期间 RECLE D 点亮，录音结束时熄灭。放音时，按住 PL 键放音，松开停止；按一下 PE 键全段放音，放音结束，LED 闪动一次。

2、操作模式：

ISD1420 内置了若干操作模式，可用最少的外围器件实现最多的功能。操作模式也由地址端控制：当 A7 和 A6 都为 1 时，其它地址端置高就可选某个或几个模式。因此，操作模式和直接寻址互相排斥，操作模式可由微控制器，也可由硬件实现。使用操作模式要注意以下两点：1、所有初始操作模式是从 0 地址开始，后续操作根据所选用的模式可从其它地址开始。此外，A4 模式中，当电路由录转为放时地址计数器复位为 0，而由放转为录时则不复位。2、当控制信号（/PLAYL/PLAYE 或/REC）变低，同时 A6 和 A7 为高时，执行操作模式。这种操作模式一直有效，除非控制信号再次由高变低，芯片重新锁存当前的地址/模式端电平，然后执行相应操作。

操作模式简表：

模式（地址）	功能	典型应用	可组合使用模式
A0	信息检索	快进信息	A4
A1	删除 EOM	在最后一条信息的结束处放置 EOM	A3 A4
A3	循环		A1
A4	连续寻址	录放连续的多段信息	A0 A1

A0(信息检索)：快速跳过信息而不必知道其确切地址。/CE 每输入一个低脉冲，内部地址计数器就跳到下一条信息。此模式仅用于放音，通常与 M4 同时使用。

A1(删除 EOM 标志)：使分段信息变为一条信息，仅在信息最后保留一个 EOM 标志。这个模式完成后，录入的所有信息就变成一条连续的信息。

M3(信息循环)：循环重放位于存储空间起始处的那条信息。一条信息可以完全占满存储空间，那么循环就从头到尾进行。这时/OVF 不变低，给/PLAYE 发低脉冲后循环开始，给/PLAYL 发低脉冲后循环结束。

M4(连续寻址)：正常操作中，重放遇到 EOM 标志时，地址计数器复位。A4 禁止地址计数器复位，使得信息可连续录入或重放。当芯片即非录音又非放音时，将 A4 短暂拉低可使地址计数器复位。

A2、A5：未用

注：ISD1100 系列只要将 A3 接高就可实现循环，操作同上。控制循环的另一种方法是只用/PLAYL 端：接低开始循环，变高循环结束。

四、管脚说明

注: 1100 系列的 /REC, /PLAYL, /PLAYE, A6 和 A7 端内部被上拉到 VDD, A0-A5 内部被下拉到 VSS, 上拉/下拉阻值在 50K 至 100K, 除此之外, 各引脚与 1200/1400 完全相同。电路设计中, 这些端的外围上/下拉电阻可省略, 但需要仔细考虑对静态电流的影响。

电源(VCCA, VCCD): 芯片内部的模拟和数字电路使用不同的电源总线, 并且分别引到外封装上, 这样可使噪声最小。模拟和数字电源端最好分别走线, 尽可能在靠近供电端处相连, 而去耦电容应尽量靠近芯片。

地线(VSSA, VSSD): 芯片内部的模拟和数字电路也使用不同的地线, 这两个脚最好在引脚焊盘上相连。

录音 (/REC): 低电平有效。只要 /REC 变低(不管芯片处在节电状态还是正在放音), 芯片即开始录音。录音期间, /REC 必须保持为低。/REC 变高或内存录满后, 录音周期结束, 芯片自动写入一个信息结束标志(EOM), 使以后的重放操作可以及时停止。之后芯片自动进入节电状态。

注: /REC 的上升沿有 50 毫秒防颤, 防止按键误触发。

边沿触发放音(/PLAYE): 此端出现下降沿时, 芯片开始放音。放音持续到 EOM 标志或内存结束, 之后芯片自动进入节电状态。开始放音后, 可以释放 /PLAYE。

电平触发放音(/PLAYL): 此端从高变低时, 芯片开始放音。放音持续至此端回到高电平, 或遇到 EOM 标志, 或内存结束。放音结束后芯片自动进入节电状态。

注: 放音过程中当遇到 EOM 或内存结束时, 如果 /PLAYE 或 /PLAYL 仍处在高电平, 芯片虽然也会进入节电状态(内部震荡器和时钟停止工作), 但是由于芯片没有对 /PLAYE 和 /PLAYL 的上升沿进行消颤, 随后在这两个引脚上出现的下降沿(例如释放按键时的抖动)都会触发放音。

录音指示(/RECLD): 处于录音状态时, 此端为低, 可驱动 LED。此外, 放音遇到 EOM 标志时, 此端输出一个低电平脉冲。

话筒输入(MIC): 此端连至片内前置放大器。片内自动增益控制电路(AGC)将前置增益控制在 -15 至 24dB。外接话筒应通过串联电容耦合到此端。耦合电容值和此端的 10K 输入阻抗决定了芯片频带的低频截止点。

话筒参考(MIC REF): 此端是前置放大器的反向输入。当以差分形式连接话筒时, 可减小噪声, 提高共模抑制比。

自动增益控制(AGC): AGC 动态调整前置增益以补偿话筒输入电平的宽幅变化, 使得录制变化很大的音量(从耳语到喧嚣声)时失真都能保持最小。响应时间取决于此端的 5K 输入阻抗和外接的对地电容(即线路图中的 C6)的时间常数。释放时间取决于此端外接的并联对地电容和电阻(即线路图中 R5 和 C6)的时间常数。470 K 和 4.7uF 的标称值在绝大多数场合下可获得满意的效果。

模拟输出(ANA OUT): 前置放大器输出。前置电压增益取决于 AGC 端的电平。

深圳市天琴电子科技有限公司

TEL: 0755-83280036

地址:深圳市华强北路现代之窗 B 座 30 楼 C 室

FAX: 0755-83280039

模拟输入(ANA IN) : 此端即芯片录音的输入信号。对话筒输入来说, ANA OUT 端应通过外接电容连至本端。该电容和本端的 3K 输入阻抗给出了芯片频带的附加低端截止频率。其它音源可通过交流耦合直接连至本端。

喇叭输出(SP+, SP-) : 这对输出端能驱动 16 以上的喇叭。单端使用时必须在输出端和喇叭间接耦合电容, 而双端输出既不用电容又能将功率提高至 4 倍。录音时, 它们都呈高阻态; 节电模式下, 它们保持为低电平。

外部时钟(XCLK) : 此端内部有下拉元件, 不用时应接地。芯片内部的采样时钟在出厂前已调校, 保证了标称的最小录放时间。商业级芯片在整个温度和电压范围内, 频率变化在 $\pm 2.25\%$ 内, 并保证最小录放时间, 所以有些芯片的录放时间比标称值稍大。工业级芯片在整个温度和电压范围内, 频率变化在 $\pm 5\%$ 内, 建议使用稳压电源。若要求更高精度或系统同步, 可从本端输入外部时钟, 频率如前表所示。由于内部的防混淆及平滑滤波器已设定, 故上述推荐的时钟频率不应改变。输入时钟的占空比无关紧要, 因为内部首先进行了分频。

地址(A0-A7) : 地址端有两个作用, 取决于最高(MSB)两位 A7、A6 的状态。当 A7 或 A6 有一个为 0 时, 所有输入均解释为地址位, 作为当前录放操作的起始地址。地址端只作输入, 不输出操作过程的内部地址信息。地址在 /PLAYE、/PLAYL、或 /REC 的下降沿锁存。